Transistor de ensambladura bipolar

Transistor de ensambladura bipolar

   BJT vuelve a dirigir aquí. Para la prueba japonesa del conocimiento de idiomas, vea Prueba japonesa de la habilidad del negocio.

A transistor de ensambladura bipolar (BJT) es un tipo de transistor. Es un dispositivo del tres-terminal construido de dopado semiconductor el material y se puede utilizar adentro el amplificar o usos de la conmutación. Los transistores bipolares son así que nombrado porque su operación implica ambos electrones y agujeros.

Aunque una parte pequeña de la corriente del transistor es debido al flujo de portadores de mayoría, la mayor parte de la corriente del transistor es debido al flujo de portadores de la minoría y BJTs se clasifica tan como dispositivos del "minoría-portador".

Un transistor de NPN se puede considerar como dos diodos con compartido ánodo región. En la operación típica, la emisor-base ensambladura es polarizado hacia adelante y la ensambladura del base-colector es en polarización negativa reverso. En un transistor de NPN, por ejemplo, cuando un voltaje positivo se aplica a la ensambladura del emisor de base, el equilibrio entre generado terma lportadores y el campo eléctrico de rechazo del región de agotamiento llega a ser desequilibrado, permitiendo que los electrones termal excitados inyecten en la región baja. Estos electrones vagan (o "difuso") a través de la base de la región de la alta concentración cerca del emisor hacia la región de la concentración baja cerca del colector. Los electrones en la base se llaman portadores de la minoría porque es la base dopado p-tipo que haría los agujeros portador de mayoría en la base.

La región baja del transistor se debe hacer fina, de modo que los portadores puedan difundir a través de él en mucho menos tiempo que el curso de la vida del portador de la minoría del semiconductor, para reducir al mínimo el porcentaje de portadores eso recombine antes de alcanzar la ensambladura del collector-base. El grueso de la base debe ser menos que longitud de difusión de los electrones. La ensambladura del collector-base es reverse-biased, así que poca inyección del electrón ocurre del colector a la base, pero de los electrones que difuso a través de la base hacia el colector son barridos en el colector por el campo eléctrico en la región de agotamiento de la ensambladura del collector-base.

Voltaje, corriente, y control de la carga

La corriente del collector-emitter se puede ver como siendo controlado por la corriente del emisor de base (control actual), o por el voltaje del emisor de base (control del voltaje). Estas opiniónes son relacionadas por la relación current-voltage de la ensambladura del emisor de base, que es justa la curva current-voltage exponencial generalmente de a ensambladura del p-n (diodo).

La explicación física para la corriente de colector es la cantidad de carga del minoría-portador en la región baja. Los modelos detallados de la acción del transistor, tales como el modelo de Gummel-Poon, explican la distribución de esta carga explícitamente para explicar comportamiento del transistor más exactamente. La opinión del cargar-control maneja fácilmente los fototransistores, del donde los portadores de la minoría en la región baja son creados por la absorción fotones, y manijas la dinámica del tiempo turn-off, o de la recuperación, que depende de carga en la recombinación baja de la región. Sin embargo, puesto que la carga baja no es una señal que es visible en los terminales, las opiniones de la corriente y del voltaje-control se utilizan generalmente en diseño y análisis de circuito.

En circuito análogo diseñe, la opinión del actual-control se utiliza a veces puesto que es aproximadamente linear. Es decir, la corriente de colector está aproximadamente β_F mide el tiempo de la corriente de la base. Algunos circuitos básicos pueden ser diseñados si se asume que el voltaje de la emisor-base es aproximadamente constante, y que la corriente de colector es épocas beta la corriente de la base. Sin embargo, diseñe a exactamente y confiablemente los circuitos del bjt de la producción, el modelo del voltaje-control (por ejemplo, Ebers-Moll) se requiere. El modelo del voltaje-control requiere una función exponencial considerado, pero cuando se lineariza tales que el transistor se puede modelar como transconductancia, como en el modelo de Ebers-Moll, el diseño para los circuitos tales como amplificadores diferenciados se convierte en otra vez un problema sobre todo linear, así que la opinión del voltaje-control se prefiere a menudo. Para circuitos translinear, en que la curva exponencial del intravenoso es dominante a la operación, los transistores se modelan generalmente como voltaje controlado con la transconductancia proporcional a la corriente de colector. El diseño de circuito llano del transistor es generalmente el usar realizado ESPECIA o un simulador análogo comparable del circuito, así que la complejidad del modelo no está generalmente de mucha preocupación al diseñador.

Transistor "alfa" y "beta"

La proporción de electrones capaces de cruzar la base y de alcanzar el colector es una medida de la eficacia de BJT. El doping pesado de la región del emisor y doping ligero de la causa baja de la región muchos más electrones que se inyectarán del emisor en la base que los agujeros que se inyectarán de la base en el emisor. común-emisor aumento actual se representa cerca β_F o h_FE. Es aproximadamente el cociente de la corriente de colector de la C.C. a la corriente baja de la C.C. en la región delantero-activa, y es 100 típicamente mayor que. Otro parámetro importante es común-base aumento actual, α_F. El aumento actual de la común-base es aproximadamente el aumento de la corriente del emisor al colector en la región delantero-activa. Este cociente tiene generalmente un valor cerca de la unidad; entre 0.98 y 0.998. La alfa y beta son relacionadas más exacto por las identidades siguientes (transistor de NPN):

Estructura

Un BJT consiste en tres diferentemente dopado regiones de semiconductor, emisor región, base región y colector región. Estas regiones son, respectivamente, p mecanografíe, n mecanografíe y p mecanografíe adentro a PNP, y n mecanografíe, p mecanografíe y n mecanografíe adentro a Transistor de NPN. Cada región de semiconductor está conectada con un terminal, etiquetado apropiadamente: emisor (e), base (b) y colector (c).

base está situado físicamente entre emisor y colector y se hace del material ligeramente dopado, alto de la resistencia. El colector rodea la región del emisor, haciéndolo casi imposible para los electrones inyectados en la región baja para escapar ser recogido, así haciendo el valor que resulta de α muy cerca de la unidad, y por eso, dando al transistor un β grande. Una vista seccionada transversalmente de un BJT indica que la ensambladura del collector-base tiene un área mucho más grande que la ensambladura de la emisor-base.

El transistor de ensambladura bipolar, desemejante de otros transistores, no es generalmente un dispositivo simétrico. Esto significa eso que intercambia el colector y las marcas del emisor la licencia del transistor el modo y el comienzo activos delanteros para funcionar en modo reverso. Porque la estructura interna del transistor se optimiza generalmente a la operación del delantero-modo, intercambiar el colector y el emisor hace los valores de α y de β en la operación reversa mucho más pequeña que ésas encontradas en la operación delantera; el α del modo reverso es a menudo más bajo de 0.5. La carencia de la simetría es sobre todo debido a los cocientes de doping del emisor y del colector. El emisor se dopa pesadamente, mientras que el colector se dopa ligeramente, permitiendo que un voltaje de polarización reversa grande sea aplicado antes de que la ensambladura del collector-base analice. La ensambladura del collector-base es en polarización negativa reverso en la operación normal. La razón que el emisor se dopa pesadamente es aumentar la eficacia de inyección del emisor: el cociente de los portadores inyectados por el emisor a ésos inyectado por la base. Para el aumento de gran intensidad, la mayor parte de los portadores inyectados en la ensambladura de la emisor-base deben venir del emisor.

Los transistores bipolares "laterales" de resultado inferior usados a veces adentro Cmos los procesos se diseñan a veces simétricamente, es decir, sin diferencia entre la operación delantera y posterior.

Los cambios pequeños en el voltaje aplicaron a través de las causas de los terminales del emisor de base la corriente que fluye entreemisor y colector para cambiar perceptiblemente. Este efecto se puede utilizar para amplificar el voltaje o la corriente de entrada. BJTs se puede pensar en como voltaje-controlada fuentes actuales, pero se caracterizan más simplemente como fuentes actuales actual-controladas, o amplificadores actuales, debido a la impedancia baja en la base.

Los transistores tempranos fueron hechos de germanio pero la mayoría del BJTs moderno se hace de silicio. Ahora hacen una minoría significativa también de arseniuro de galio, especialmente para los usos muy de alta velocidad.

NPN

NPN es uno de los dos tipos de transistores bipolares, en los cuales las letras "N" y "P" refieren a la mayoría portadores de la cargadentro de las diversas regiones del transistor. La mayoría de los transistores bipolares usados hoy son NPN, porque movilidad de electrón es más alto que movilidad de agujero en semiconductores, permitiendo mayores corrientes y una operación más rápida.

Los transistores de NPN consisten en una capa del p dopado el semiconductor (la "base") entre dos N-dopó capas. Una corriente pequeña que incorpora la base en modo del común-emisor se amplifica en la salida del colector. En otros términos, un transistor de NPN es "ON" cuando se tira su base alto concerniente al emisor.

La flecha en el símbolo del transistor de NPN está en la pierna y los puntos del emisor en la dirección del corriente convencional fluya cuando el dispositivo está en modo activo delantero.

Uno mnemónica el dispositivo para identificar el símbolo para el transistor de NPN es "not pi ointingn".

PNP

El otro tipo de BJT es el PNP con las letras "P" y "N" que refiere a la mayoría portadores de la carga dentro de las diversas regiones del transistor.

Los transistores de PNP consisten en una capa de n dopado semiconductor entre dos capas de material P-dopado. Una corriente pequeña que deja la base en modo del común-emisor se amplifica en la salida del colector. En otros términos, un transistor de PNP es "ON" cuando se tira su base bajo concerniente al emisor.

La flecha en el símbolo del transistor de PNP está en la pierna y los puntos del emisor en la dirección del corriente convencional fluya cuando el dispositivo está en modo activo delantero.

Un dispositivo mnemónico para identificar el símbolo para el transistor de PNP es "points in proudly ".

Transistor bipolar del Heterojunction

transistor bipolar del heterojunction (HBT) es una mejora del BJT que puede manejar señales mismo de de alta frecuencia hasta varios cientos Gigahertz. Es común hoy en día en los circuitos ultrarrápidos, sobre todo sistemas del RF. Los transistores del Heterojunction tienen diversos semiconductores para los elementos del transistor. El emisor se compone generalmente de un material más grande del bandgap que la base. La figura demuestra que esta diferencia en bandgap permite que la barrera para que los agujeros inyecten al revés en la base, denotada en figura como Δφ_p, ser hecho grande, mientras que la barrera para que electrones inyecten en el Δφ bajo_n se hace punto bajo. Las ayudas de este arreglo de la barrera reducen la inyección de portador de la minoría de la base cuando es la ensambladura de la emisor-base debajo polariza, y reduce así actual hacia adelante bajo y aumenta eficacia de inyección del emisor.

La inyección mejorada de portadores en la base permite que la base tenga un nivel de doping más alto, dando por resultado una resistencia más baja para tener acceso al electrodo bajo. En el BJT más tradicional, también designado el homojunction BJT, la eficacia de la inyección de portador del emisor a la base es determinada sobre todo por el cociente de doping entre el emisor y la base, que significa que la base se debe dopar ligeramente para obtener la alta eficacia de inyección, haciendo su resistencia relativamente alta. Además, más arriba el doping en la base puede mejorar figuras del mérito como Voltaje temprano disminuyendo enangostar de la base.

El calificar de la composición en la base, por ejemplo, progresivamente aumentando la cantidad de germanio en a SiGe transistor, causas un gradiente en bandgap en la base neutral, denotada en la figura por Δφ_G, proporcionando un campo "incorporado" que asiste a transporte del electrón a través de la base. Eso componente de la deriva de las ayudas de transporte el transporte difusivo normal, aumentando la respuesta de frecuencia del transistor acortando el tiempo del tránsito a través de la base.

Dos HBTs de uso general son arseniuro de galio del silicio-germanio y del aluminio, aunque una variedad amplia de semiconductores se puede utilizar para la estructura de HBT. Las estructuras de HBT se crecen generalmente cerca epitaxy las técnicas tienen gusto MOCVD y MBE.

Transistores en circuitos

El diagrama enfrente de es una representación esquemática de un transistor del npn conectado con dos fuentes del voltaje. Para hacer que el transistor conduce la corriente apreciable (en la orden de 1 mA) C a E, V_BE debe estar sobre un valor mínimo designado a veces voltaje del cut-in. El voltaje del cut-in es generalmente cerca de 600 milivoltios para el silicio BJTs, pero puede ser diferente dependiendo del nivel actual seleccionado para el uso y el tipo de transistor. Este voltaje aplicado causa la ensambladura más baja del p-n al "excitamiento" que permite un flujo de electrones del emisor en la base. Debido a el campo eléctrico que existe entre la base y el colector (causados cerca V_CE), la mayoría de estos electrones cruza la ensambladura superior del p-n en el colector para formar la corriente de colector, I_C. El resto de los electrones recombina con los agujeros, los portadores de mayoría en la base, haciendo una corriente a través de la conexión baja para formar la corriente baja, I_B . Según las indicaciones del diagrama, la corriente del emisor, I_E, es la corriente total del transistor que es la suma de las otras corrientes terminales. Eso es:

En el diagrama, las flechas que representan el punto actual en la dirección del eléctrico o corriente convencional- el flujo de electrones está en la dirección opuesta de las flechas puesto que los electrones llevan la negativa carga eléctrica. El cociente de la corriente de colector a la corriente baja se llama Aumento actual de C.C.. Este aumento es generalmente absolutamente grande y es a menudo 100 o más.

Debe también ser observado que la corriente del emisor está relacionada con V_BE exponencial. En la temperatura ambiente, aumentando V_BE en cerca de 60 milivoltios aumenta la corriente del emisor en un factor de 10. La corriente baja es aproximadamente proporcional a la corriente del emisor, así que varía la misma manera.

Regiones de la operación

Los transistores bipolares tienen cinco regiones distintas de la operación, definidas sobre todo por diagonal aplicado:

• Delantero-activo (o simplemente, activo): Se polariza hacia adelante la ensambladura de la emisor-base y la ensambladura del base-colector es en polarización negativa reverso. La mayoría de los transistores bipolares se diseñan para producir el aumento actual del común-emisor más grande, β_f, en modo delantero-activo. Si éste es el caso, la corriente del collector-emitter está aproximadamente proporcional la corriente baja, pero muchas veces a más grande, para las variaciones actuales bajas pequeñas.
• Reverso-activo (o inverso-activo o invertido): Invirtiendo las condiciones que predisponen de la región delantero-activa, un transistor bipolar entra modo reverso-activo. En este modo, las regiones del emisor y de colector cambian papeles. Puesto que la mayoría del BJTs se diseña para maximizar aumento actual en el modo delantero-activo, β_f en modo invertido está varias (2 - 3 para el transistor ordinario del germanio) veces más pequeño. Este modo del transistor se utiliza raramente, generalmente siendo considerado solamente para las condiciones de seguridad y algunos tipos de lógica bipolar. El voltaje de interrupción del diagonal reverso a la base puede ser una orden de la magnitud más bajo en esta región.
• Saturación: Con ambas ensambladuras forward-biased, un BJT está en modo de la saturación y facilita la conducción de gran intensidad del emisor al colector. Este modo corresponde a "ON" lógico, o a un interruptor cerrado.
• Atajo: En el atajo, predisponiendo el contrario de las condiciones de la saturación (revés de ambas ensambladuras predispuesto) esté presente. Hay el flujo muy poco actual, que corresponde a "OFF" lógico, o un interruptor abierto.
• Interrupción de la avalancha región

Mientras que estas regiones están bien definidas para el voltaje aplicado suficientemente grande, se traslapan algo para (menos que algunos cientos milivoltios) los diagonales pequeños. Por ejemplo, en la configuración típica del poner a tierra-emisor de un NPN BJT usado como interruptor del pulldown en lógica digital, el estado de "OFF" nunca implica una ensambladura reverse-biased porque nunca va el voltaje bajo bajo tierra; sin embargo el polarizar hacia adelante está bastante cercano a cero que esencialmente fluya ninguna corriente, así que este final de la región activa delantera se puede mirar como la región del atajo.

Historia

(Punto-entre en contacto con) el transistor bipolar era inventado en diciembre de 1947 en Laboratorios del teléfono de Bell por Juan Bardeen y Walter Brattain bajo dirección de Guillermo Shockley. La versión de la ensambladura, inventado por Shockley en 1948, gozado tres décadas como el dispositivo de la opción en el diseño de discreto y circuitos integrados. Hoy en día, el uso del BJT ha declinado a favor de Cmos tecnología en el diseño de circuitos integrados digitales.

Transistores del germanio

germanio el transistor era más común en los años 50 y los años 60, y mientras que exhibe un voltaje "cortado" más bajo, la fabricación de él más conveniente para algunos usos, él también tiene una mayor tendencia a exhibir fugitivo termal.

Técnicas de fabricación tempranas

Los varios métodos de fabricar los transistores de ensambladura bipolar fueron desarrollados.

• Transistor de ensambladura crecido - primer tipo de transistor de ensambladura bipolar hecho. Inventado cerca Guillermo Shockley en Laboratorios de Bell. Inventado encendido 23 de junio, 1948. Patente archivada encendido 26 de junio, 1948.
• Transistor de ensambladura de aleación - granos de la aleación del emisor y del colector fundidos a la base. Convertido enGeneral electric y RCA en 1951.
  
  • Transistor micro de la aleación - tipo de alta velocidad de transistor de ensambladura de aleación. Convertido en Philco.
  • Transistor difundido aleación micro - tipo de alta velocidad de transistor de ensambladura de aleación. Convertido en Philco.
  • Transistor difundido aleación del poste - tipo de alta velocidad de transistor de ensambladura de aleación. Convertido en Philips.
• Transistor del tetrodo - variante de alta velocidad del transistor de ensambladura crecido o transistor de ensambladura de aleación con dos conexiones a la base.
• Transistor de la barrera superficial - transistor de ensambladura de alta velocidad de la barrera del metal. Convertido en Philco en 1953.
• Transistor del Drift-field - transistor de ensambladura bipolar de alta velocidad. Inventado cerca Herberto Kroemer en la oficina central de la tecnología de las telecomunicaciones del servicio postal alemán, adentro 1953.
• Transistor de la difusión - tipo moderno transistor de ensambladura bipolar. Prototipos convertido en los laboratorios de Bell adentro 1954.
  
  • Transistor bajo difundido - primera puesta en práctica del transistor de la difusión.
  • Transistor del Mesa - Convertido en Texas Instruments en 1957.
  • Transistor Planar - el transistor de ensambladura bipolar que hizo monolítico producido en serie circuitos integrados posible. Convertido por el Dr. Jean Hoerni en Fairchild en 1959.
• Transistor Epitaxial - un transistor de ensambladura bipolar hecho usando la deposición de la fase del vapor. Vea epitaxy. Permite el control muy exacto de dopar niveles y gradientes.

Teoría y el modelar

En la discusión abajo, el foco está en el transistor bipolar del npn. En npn el transistor en se llama qué modo activo el voltaje del emisor de base V_SEA y voltaje de collector-base V_CBES es el positivo, polarizando la ensambladura de la emisor-base hacia adelante y reverso-predisponiendo la ensambladura del collector-base. En el modo de operación activo, los electrones se inyectan del n-tipo polarizado hacia adelante región del emisor en el p-tipo base adonde difunden al n-tipo en polarización negativa reverso colector y son barridos lejos por el campo eléctrico en la ensambladura en polarización negativa reversa del collector-base. Para una figura que describe diagonal delantero y reverso, vea el extremo del artículo diodos del semiconductor.

modelos de la Grande-señal

Modelo de Ebers-Moll

Las corrientes del emisor y de colector de la C.C. en modo activo son modeladas bien por una aproximación al modelo de Ebers-Moll:

La corriente interna baja está principalmente por la difusión y donde

• V_T es voltaje termal kT/q (aproximadamente 26 milivoltios en la temperatura ambiente del ≈ de 300 K).
• I_E es la corriente del emisor
• I_C es la corriente de colector
• α_T es el aumento actual del cortocircuito delantero de la base común (0.98 a 0.998)
• I_ES es la corriente reversa de la saturación del diodo del emisor de base (en la orden de 10⁻¹⁵ a 10⁻¹² amperios)
• V_SEA es el voltaje del emisor de base
• D_n es la constante de difusión para los electrones en el p-tipo base
• W es la anchura baja

La corriente de colector es levemente menos que la corriente del emisor, desde el valor de α_T está muy cerca de 1.0. En el BJT a la cantidad pequeña de corriente del emisor de base causa una cantidad más grande de corriente del collector-emitter. El cociente de la corriente permitida del collector-emitter a la corriente del emisor de base se llama aumento actual, β o h_FE. Un valor del β de 100 es típico para los transistores bipolares pequeños. En una configuración típica, una corriente muy pequeña de la señal atraviesa la ensambladura del emisor de base para controlar la corriente del emisor-colector. el β se relaciona con el α con las relaciones siguientes:

Eficacia del emisor: ; es decir, el cociente de la corriente inyectado en la base a la corriente en el emisor; los dos diferencian debido a la inyección posterior de la base en el emisor y a la recombinación. Vea generación de portador y recombinación.

Unapproximated las ecuaciones de Ebers-Moll usadas para describir las tres corrientes en cualquier región de funcionamiento se dan abajo. Estas ecuaciones se basan en el modelo del transporte para un transistor de ensambladura bipolar. Vea, por ejemplo, a Sedra y a Smith. 

donde

• i_C es la corriente de colector
• i_B es la corriente de la base
• i_E es la corriente del emisor
• β_F es el aumento actual del emisor común delantero (20 a 500)
• β_R es el aumento actual del emisor común reverso (0 a 20)
• I_S es la corriente reversa de la saturación (en la orden de 10⁻¹⁵ a 10⁻¹² amperios)
• V_T es voltaje termal (aproximadamente 26 milivoltios en la temperatura ambiente del ≈ de 300 K).
• V_SEA es el voltaje del emisor de base
• V_A.C. es el voltaje del base-colector

modulación de la Base-anchura

Artículo principal: Efecto temprano

Como el voltaje de collector-base aplicado (V_BC) varía, la región de agotamiento del collector-base varía de tamaño. Un aumento en el voltaje de collector-base, por ejemplo, causa un mayor diagonal reverso a través de la ensambladura del collector-base, aumentando la anchura de la región de agotamiento del collector-base, y disminuyendo la anchura de la base. Esta variación en anchura baja a menudo se llama "Efecto temprano" después de su descubridor James M. Temprano.

El enangostar de la anchura baja tiene dos consecuencias:

• Hay una poca ocasión para la recombinación dentro de la región baja "más pequeña".
• El gradiente de la carga se aumenta a través de la base, y por lo tanto, la corriente de los portadores de la minoría inyectados a través de los aumentos de la ensambladura del emisor.

Ambos factores aumentan el colector o "haga salir" la corriente del transistor en respuesta a un aumento en el voltaje de collector-base.

En región activa delantera el efecto temprano modifica la corriente de colector (i_C) y el aumento actual del emisor común delantero (β_F) según lo dado por las ecuaciones siguientes:

Donde

• V_CBES es el voltaje de collector-base
• V_A es el voltaje temprano (15 V a 150 V)
• β_F0 es el aumento actual del común-emisor delantero cuando V_CB = 0 V

Características current-voltage

Las asunciones siguientes están implicadas al derivar las características current-voltage ideales del BJT.

• Inyección del nivel bajo
• Doping uniforme en cada región con las ensambladuras precipitadas
• Flujo actual unidimensional
• Recombinación-generación insignificante en regiones de carga de espacio
• Campos eléctricos insignificantes fuera de regiones de carga de espacio.

Es importante caracterizar las corrientes de difusión de la minoría inducidas por la inyección de portadores.

Con respecto al diodo de ensambladura del pn, una relación dominante es la ecuación de la difusión.

Una solución de esta ecuación está abajo, y dos condiciones de límite se utilizan para solucionar y para encontrar C₁ y C₂.

Las ecuaciones siguientes se aplican a la región del emisor y de colector, respectivamente, y a los orígenes 0, 0', y 0'' apliqúese a la base, al colector, y al emisor.

Una condición de límite del emisor está abajo:

Los valores de las constantes A₁ y B₁ es cero debido a las condiciones siguientes de las regiones del emisor y de colector como y .

Desde entonces A₁ = B₁ = 0, los valores de Δn_E(0'') y Δn_c(0') sea A₂ y B₂, respectivamente.

Expresiones de I_En y I_Cn puede ser evaluado.

Puesto que ocurre la recombinación insignificante, el segundo derivado de Δp_B(x) es cero. Hay por lo tanto una relación linear entre exceso de densidad del agujero y x.

Los siguientes son condiciones de límite de Δp_B.

Substituya en la relación linear antedicha.

.

Con este resultado, derive el valor de I_Ep.

Utilice las expresiones de I_Ep, I_En, Δp_B(0), y Δp_B(W) para desarrollar una expresión de la corriente del emisor.

Semejantemente, una expresión de la corriente de colector se deriva.

Una expresión de la corriente baja se encuentra con los resultados anteriores.

Punchthrough

Cuando el voltaje del base-colector alcanza cierto (valor del específico del dispositivo), el límite de la región de agotamiento del base-colector resuelve el límite de la región de agotamiento del emisor de base. Cuando en este estado el transistor no tiene con eficacia ninguna base. El dispositivo pierde así todo el aumento cuando en este estado.

Modelo del cargar-control de Gummel-Poon

Modelo de Gummel-Poon es un modelo cargar-controlado detallado de la dinámica de BJT, que ha sido adoptada y elaborada por otras para explicar dinámica del transistor en mayor detalle que lo hacen los modelos terminal-basados típicamente. Este modelo también incluye la dependencia del transistor β- valores sobre los niveles actuales de la C.C. en el transistor, que son actual-independiente asumida en el modelo de Ebers-Moll. Vea, por ejemplo, a Sedra y a Smith. 

Modelos Small-signal

modelo del h-parámetro

Otro de uso general modelo para analizar los circuitos de BJT es "h-parámetro" modelo, de cerca relacionado a modelo híbrido-pi y y-parámetro two-port, pero usar la corriente de la entrada y el voltaje de la salida como variables independientes, más bien que entró e hizo salir voltajes. Esta red two-port se satisface particularmente a BJTs como se presta fácilmente al análisis del comportamiento del circuito, y se puede utilizar desarrollar otros modelos exactos. Como se muestra, el término "x" en el modelo representa el plomo de BJT dependiendo de la topología usada. Para el modo del común-emisor los varios símbolos adquieren los valores específicos como -

• x = "e" puesto que es una topología del común-emisor
• Terminal 1 = base
• Terminal 2 = colector
• Terminal 3 = emisor
• i_en = corriente de la base (i_b)
• i_o = corriente de colector (i_c)
• V_en = voltaje del Base-a-emisor (V_SEA)
• V_o = voltaje del Colector-a-emisor (V_CE)

y los h-parámetros se dan cerca -

• h_IX = h_IE - La impedancia de la entrada del transistor (que corresponde a la resistencia del emisor r_e).
• h_rx = h_re - Representa la dependencia del transistor I_B–V_SEA curva en el valor de V_CE. Es generalmente muy pequeño y se descuida a menudo (asumido para ser cero).
• h_fx = h_FE - Actual-gane del transistor. Este parámetro se especifica a menudo como h_FE o la C.C. actual-gana (β_C.C.) en datasheets.
• h_buey = h_oe - La impedancia de la salida del transistor. Este término se especifica como entrada y tiene que generalmente ser invertido para convertirla a una impedancia.

Como se muestra, los h-parámetros tienen subíndices minúsculos y por lo tanto significan condiciones o análisis de la CA. Para las condiciones de la C.C. se especifican en mayúscula. Para la topología del CE, un modelo aproximado del h-parámetro es de uso general que simplifica más lejos el análisis del circuito. Para esto h_oe y h_re se descuidan los parámetros (es decir, se fijan al infinito y a cero, respectivamente). Debe también ser observado que el modelo del h-parámetro como se muestra está satisfecho al análisis de baja frecuencia, small-signal. Para los análisis de alta frecuencia las capacitancias del interelectrodo que son importantes en los de alta frecuencia deben ser agregadas.

Usos

El BJT sigue siendo un dispositivo que sobresale en algunos usos, tales como diseño de circuito discreto, debido a la selección muy amplia de los tipos de BJT disponibles, y debido a su colmo transconductancia y resistencia de salida comparada a MOSFETs. El BJT es también la opción para exigir los circuitos análogos, especialmente para muy-alto-frecuencia usos, por ejemplo radiofrecuenciacircuitos para los sistemas sin hilos. Los transistores bipolares se pueden combinar con los MOSFETs en un circuito integrado usando a BiCMOS proceso para crear los circuitos innovadores que se aprovechan de las mejores características de ambos tipos de transistor.

Sensores de temperatura

Debido a la temperatura sabida y la dependencia actual del voltaje forward-biased de la ensambladura del emisor de base, el BJT se puede utilizar para medir temperatura restando dos voltajes en dos diversas corrientes diagonales en un cociente sabido.

Convertidores logarítmicos

Puesto que el voltaje del emisor de base varía como el registro de las corrientes del emisor de base y del collector-emitter, un BJT se puede también utilizar para computar logaritmos y antilogaritmos. Un diodo puede también realizar estas funciones no lineales, pero el transistor proporciona más flexibilidad del circuito.

Vulnerabilidades

Exposición del transistor a radiación de ionización causas daños de la radiación. La radiación causa una acumulación de los "defectos" en la región baja que actúan como centros de la recombinación. La reducción que resulta en curso de la vida del portador de la minoría causa la pérdida gradual de aumento del transistor. La energía BJTs está conforme a un modo de fallo llamado interrupción secundaria. En este modo de fallo, ciertas partes del dado (el pedazo real de silicio dentro del dispositivo) consiguen más calientes que las otras. Consecuentemente, la parte más caliente del dado conduce más la corriente que lo hace conseguir un alambique más caliente hasta que el dispositivo cortocircuitos internamente.

Freddy Vallenilla CAF

The cascode amplifier

While the C-B (common-base) amplifier is known for wider bandwidth than the C-E (common-emitter) configuration, the low input impedance (10s of Ω) of C-B is a limitation for many applications. The solution is to precede the C-B stage by a low gain C-E stage which has moderately high input impedance (kΩs). See Figure below. The stages are in a cascode configuration, stacked in series, as opposed to cascaded for a standard amplifier chain. See “Capacitor coupled three stage common-emitter amplifier” Capacitor coupled for a cascade example. The cascode amplifier configuration has both wide bandwidth and a moderately high input impedance.

The cascode amplifier is combined common-emitter and common-base. This is an AC circuit equivalent with batteries and capacitors replaced by short circuits.

The key to understanding the wide bandwidth of the cascode configuration is the Miller effect Miller effect. It is the multiplication of the bandwidth robbing collector-base capacitance by beta. This C-B capacitance is smaller than the E-B capacitance. Thus, one would think that the C-B capacitance would have little effect. However, in the C-E configuration, the collector output signal is out of phase with the input at the base. The collector signal capacitively coupled back opposes the base signal. Moreover, the collector feedback is beta times larger than the base signal. Thus, the small C-B capacitance appears beta times larger than its actual value. This capacitive gain reducing feedback increases with frequency, reducing the high frequency response of a C-E amplifier.

A common-base configuration is not subject to the Miller effect because the grounded base shields the collector signal from being fed back to the emitter input. Thus, a C-B amplifier has better high frequency response. To have a moderately high input impedance, the C-E stage is still desirable. The key is to reduce the gain (to about 1) of the C-E stage to reduce the Miller effect C-B feedback to 1·C_CB. The total C-B feedback is the Miller capacitance 1·C_CB plus the actual capacitance C_CB for a total of 2·C_CB. This is a considerable reduction from β·C_CB.

The way to reduce the common-emitter gain is to reduce the load resistance. The gain of a C-E amplifier is approximately R_C/R_E. The internal emitter resistance R_EE at 1mA emitter current is 26Ω. For details on the 26Ω, see “Derivation of R_EE”. The collector load R_C is the resistance of the emitter of the C-B stage loading the C-E stage, 26Ω again. CE gain amplifier gain is approximately R_C/R_E=26/26=1. We now have a moderately high input impedance C-E stage without suffering the Miller effect, but no dB voltage gain. The C-B stage provides a high voltage gain. Thus, the cascode has moderately high input impedance of the CE, good gain, and good bandwidth of the C-B.

SPICE: Cascode and common-emitter for comparison.

The SPICE version of both a cascode amplifier, and for comparison, a common-emitter amplifier is shown in Figure above. The netlist is in Table below. The AC source V3 drives both amplifiers via node 4. The bias resistors for this circuit are calculated in an example problem cascode.

SPICE waveforms. Note that Input is multiplied by 10 for visibility.

SPICE netlist for printing AC input and output voltages.

*SPICE circuit <03502.eps> from XCircuit v3.20 V1 19 0 10 Q1 13 15 0 q2n2222 Q2 3 2 A q2n2222 R1 19 13 4.7k V2 16 0 1.5 C1 4 15 10n R2 15 16 80k Q3 A 5 0 q2n2222 V3 4 6 SIN(0 0.1 1k)  ac 1 R3 1 2 80k R4 3 9 4.7k C2 2 0 10n C3 4 5 10n R5 5 6 80k V4 1 0 11.5 V5 9 0 20 V6 6 0 1.5 .model q2n2222 npn (is=19f bf=150 + vaf=100 ikf=0.18 ise=50p ne=2.5 br=7.5 + var=6.4 ikr=12m isc=8.7p nc=1.2 rb=50 + re=0.4 rc=0.3 cje=26p tf=0.5n + cjc=11p tr=7n xtb=1.5 kf=0.032f af=1) .tran 1u 5m .AC DEC 10 1k 100Meg .end 

The waveforms in Figure above show the operation of the cascode stage. The input signal is displayed multiplied by 10 so that it may be shown with the outputs. Note that both the Cascode, Common-emitter, and Va (intermediate point) outputs are inverted from the input. Both the Cascode and Common emitter have large amplitude outputs. The Va point has a DC level of about 10V, about half way between 20V and ground. The signal is larger than can be accounted for by a C-E gain of 1, It is three times larger than expected.

Cascode vs common-emitter banwidth.

Figure above shows the frequency response to both the cascode and common-emitter amplifiers. The SPICE statements responsible for the AC analysis, extracted from the listing:

V3 4 6 SIN(0 0.1 1k)  ac 1 .AC DEC 10 1k 100Meg 

Note the “ac 1” is necessary at the end of the V3 statement. The cascode has marginally better mid-band gain. However, we are primarily looking for the bandwidth measured at the -3dB points, down from the midband gain for each amplifier. This is shown by the vertical solid lines in Figure above. It is also possible to print the data of interest from nutmeg to the screen, the SPICE graphical viewer (command, first line):

nutmeg 6 -> print frequency db(vm(3)) db(vm(13))  Index   frequency     db(vm(3))  db(vm(13))  22      0.158MHz      47.54      45.41 33      1.995MHz      46.95      42.06 37      5.012MHz      44.63      36.17 

Index 22 gives the midband dB gain for Cascode vm(3)=47.5dB and Common-emitter vm(13)=45.4dB. Out of many printed lines, Index 33 was the closest to being 3dB down from 45.4dB at 42.0dB for the Common-emitter circuit. The corresponding Index 33 frequency is approximately 2Mhz, the common-emitter bandwidth. Index 37 vm(3)=44.6db is approximately 3db down from 47.5db. The corresponding Index37 frequency is 5Mhz, the cascode bandwidth. Thus, the cascode amplifier has a wider bandwidth. We are not concerned with the low frequency degradation of gain. It is due to the capacitors, which could be remedied with larger ones.

The 5MHz bandwith of our cascode example, while better than the common-emitter example, is not exemplary for an RF (radio frequency) amplifier. A pair of RF or microwave transistors with lower interelectrode capacitances should be used for higher bandwidth. Before the invention of the RF dual gate MOSFET, the BJT cascode amplifier could have been found in UHF (ultra high frequency) TV tuners. 

Freddy Vallenilla CAF

Symmetry is central to differential pairs

Symmetry is central to differential pairs

Differential pairs work by making the received signal the difference between two complementary parts that are referenced to each other, so the effects of their electrically noisy surroundings are minimized. By contrast, single-ended signals work by making the signal the difference between a received signal and power or ground, so noise that is on the signal or power system does not get canceled out. This is why differential signaling is so effective for high-speed signals and why it is used in fast serialized buses and double-data-rate memory.

In a differential pair, the positive and negative sides must be transmitted through identical surroundings all the way along the transmission path. And the two sides must stay together so that the positive and negative signals couple to each other via electric and magnetic fields at the corresponding points on those signals. Differential pairs are symmetrical, so their surroundings must be symmetrical too. Perfect symmetry is, of course, unattainable, not least because of dimensional tolerances. But designers can come close to that ideal to obtain the best differential-signaling results by following a few fundamental rules.

Do

• Make sure the signals are at the same point on each line at the same time. Equalize trace sections, indicated by the same letter in the figure. If your pair has series-terminating resistors or a common-mode filter, the connections to those should be the same distance from the differential driver pin on the positive and negative sides.
• Preferably route point-to-point, but in any case keep any stubs or diversions (shown as C) to within 0.6Tr inch, where Tr is the driver output rise time. Use the same length restriction for A and E in the diagram wherever possible.
• 
  
• Use a field solver to design the trace separation so you know the even-mode and odd-mode impedance. You need these values for designing terminations. Having a 50-ohm board doesn't mean the even-mode, odd-mode or differential characteristic impedance will be 50 ohms.
• 
  
• Consider the odd-mode impedance when terminating from either line to ground or a reference voltage to terminate your intended differential signal.
• Also consider terminating even mode or common mode (half the even-mode value) to terminate unintended noise.
• 
  
• If you terminate between the two lines, consider the differential-mode impedance (double the odd-mode impedance).
• 
  
• Remember that radiated noise picked up from the same source is rejected only if you closely couple the pair, because only when the lines are close together are the surrounding electric and magnetic fields likely to be nearly identical.
• 
  
• Compensate by lengthening near the driver for any skew between the complementary output signals sourced by the driving device.
• 
  
• Lengthen only in a differential pattern wherever possible, remembering to balance the number and style of right-hand and left-hand bends.

When free of external interference and routed correctly, differential pairs exhibit a characteristic differential impedance and propagation delay.

Don't

• Terminate considering the single-ended characteristic impedance instead of odd-mode and even-mode impedance: Closely coupled differential pairs are designed to operate in a special way for complementary signals.
• 
  
• Just equalize overall trace lengths instead of equalizing each section.
• 
  
• Route differential pairs over gaps in power or ground planes.
• 
  
• Forget to define differential pairs if you are using an autorouter-otherwise you will get single-ended routing.
• 
  
• Let test engineers add test lands in different positions on each side of the pair. Test lands behave like high-impedance device inputs and unbalance a differential pair just as easily.
• 
  
• Route other signals too closely parallel to a differential pair, or directly below or above on another layer-crosstalk can throw the differential signal out of balance.
• 
  
• Route differential pairs above or below unrelated power or ground areas (for example, a separate analog power plane).
• 
  
• Forget to consider where off-board connections go. Connectors, cables and differential topology on other boards in the system should all be modeled when checking your proposed circuit using simulation.
• 
  
• Be hoodwinked by probe or test equipment parasitic inductance and capacitance. If you put a probe on one side of a differential pair it will probably be thrown out of balance; your measurement can easily be misleading and your equipment can develop spurious faults under test conditions.

Freddy Vallenilla CAF

Multiple differential pair transistor architecture having transconductance proportional to bias current for any transistor technology

Download PDF 6211717    

Description:

FIELD OF THE INVENTION

The present invention relates to multiple differential transistor pair circuits, and more particularly, to linear multiple differential transistor pair circuits.

BACKGROUND OF THE INVENTION

Multiple differential pair circuits consist of N differential pairs of transistors operating in parallel, each having an appropriate input offset voltage. Multiple differential pair circuits are well-known and have many applications, including amplifiers, mixers, filters and other active elements. For a detailed discussion of conventional multiple differential pair circuits implemented in bipolar technology and their applications, see, for example, B. Gilbert, "The Multi-Tanh Principle: A Tutorial Overview," IEEE J. of Solid-State Circuits, Vol. 33, 2-17 (January 1998), incorporated by reference herein.

FIG. 1 illustrates a conventional multiple differential pair circuit 100. The illustrative multiple differential pair circuit 100 consists of five (5) differential pairs of transistors 200-1 through 200-5 coupled in parallel. A representative differential transistor pair circuit 200 is discussed below in conjunction with FIG. 2. Four (4) of the five (5) differential transistor pair circuits 200-1, 200-2, 200-4, 200-5, each have a corresponding well-defined offset voltage Δ-1, Δ-2, Δ-3, Δ-4, shown in FIG. 1. Thus, the differential transistor pair circuit 200-3 in the middle of the multiple differential pair circuit 100 does not have an offset voltage, while the other differential transistor pair circuits 200-1, 200-2, 200-4, 200-5 have a corresponding offset, Δ. As the differential transistor pair circuits 200-N progress away from the center differential transistor pair circuit 200-3, the offset voltage, Δ, increases progressively, taking values of ±Δ, ±2Δ and so on, in a known manner. When configured in this manner, such circuits are referred to as equidistant-offset multiple differential pair circuits.

FIG. 2 is a schematic block diagram of a representative differential transistor pair circuit 200. The two transistor devices 210-1 and 210-2 that comprise the differential transistor pair circuit 200 are identical (i.e., perfectly matched), in a known manner. For a given applied voltage, V _IN , a desired output current, I ₁ , I ₂ , can be obtained from the differential transistor pair circuit 200 by varying the bias current, I _O .

Bipolar transistors, and thus, bipolar differential transistor pair circuits 200, have well-defined voltage-current (V-I) characteristics. Differential transistor pair circuits 200 have been implemented using bipolar transistors (or CMOS transistors operating in sub-threshold ranges where they behave like bipolar transistors), where the voltage-current (V-I) characteristic is exponential. FIG. 3 illustrates the voltage-current (V-I) characteristic 300 of the differential transistor pair circuit 200, shown in FIG. 2. Transistors having exponential voltage-current (V-I) characteristics were thought to be required in order to obtain multiple differential pair circuits 100 having a transconductance, g _m , that is linearly proportional to the bias current.

As apparent from the above-described deficiencies with conventional multiple differential pair circuits, a need exists for multiple differential pair circuits comprised of pairs of transistors having non-exponential voltage-current (V-I) characteristics. A further need exists for a multiple differential pair circuit that provides both linearity and linear tuning capabilities, independent of the transistor technology.

SUMMARY OF THE INVENTION

Generally, a multiple differential pair circuit is disclosed having a transconductance, g _m , proportional to the bias current, I ₀ , for any transistor technology. According to one aspect of the invention, the transistors utilized to construct each of the differential transistor pairs in a multiple differential pair circuit are permitted to have a non-exponential voltage-current (V-I) characteristic. In one implementation, the transistors are embodied as MOS transistors. The present invention thus allows multiple differential pair circuits with transconductance, g _m , proportional to bias current to be fabricated in any transistor technology.

As multiple differential pair circuits are linearized, the effective transconductance, g _m , becomes (i) linearly dependent on bias current, and (ii) insensitive to the voltage-current (V-I) characteristics of the utilized devices. Thus, the present invention recognizes that multiple differential pair circuit having a transconductance, g _m , that is linearly dependent on bias current can be fabricated using any transistor technology. Thus, transistors having an exponential voltage-current (V-I) characteristic are not required. In this manner, the present invention allows multiple differential pair circuits to be migrated from one technology to another without significantly impacting the operation of such multiple differential pair circuits.

Methods and apparatus are disclosed that provide a linear transconductance, g _m , with respect to the bias current, I ₀ , using differential pairs of transistors where each transistor has a non-exponential voltage-current (V-I) characteristic.

A more complete understanding of the present invention, as well as further features and advantages of the present invention, will be obtained by reference to the following detailed description and drawings.

BRIEF DESCRIPTION OF THE DRAWINGS

FIG. 1 illustrates a conventional multiple differential pair circuit;

FIG. 2 is a schematic block diagram of a representative differential transistor pair circuit of FIG. 1;

FIG. 3 illustrates the voltage-current (V-I) characteristic of the differential transistor pair circuit of FIG. 2;

FIG. 4 illustrates the transconductance characteristic, g _m , of the differential transistor pair circuit of FIG. 2;

FIG. 5 illustrates the transconductance characteristic, gm _mdp , of a multiple differential pair circuit as a sum of identical Δ-spaced gm _dp functions;

FIG. 6 illustrates the transconductance characteristic, gm _mdp , of a multiple differential pair circuit in a Δ region as a "sliced and overlaid" gm _dp function; and

FIG. 7 illustrates the transconductance characteristic, g _m , of an equidistant-offset multiple differential pair circuit implemented in MOS technology, in accordance with the present invention.

DETAILED DESCRIPTION

The multiple differential pair circuits of the present invention may be constructed in the same manner as the conventional multiple differential pair circuit 100 shown in FIG. 1, as modified herein to provide the features and functions of the present invention. According to a feature of the present invention, the transistors 210-1, 210-2 in each of the differential transistor pair circuits 200-N have a non-exponential voltage-current (V-I) characteristic, such as MOS transistors. In this manner, the multiple differential pair circuits 100 of the present invention can be fabricated without regard to the transistor technology.

Multiple differential pair circuits 100 have a transconductance, g _m , that is proportional to the bias current. Again, such linear tunability was previously thought to be obtainable only from bipolar or bipolar-like (i.e., having an exponential voltage-current (V-I) characteristic) transistor technologies. The transconductance characteristic, g _m , 400 of the differential transistor pair circuit 200 is shown in FIG. 4. Generally, the transconductance, g _m , is the ratio of the incremental change in the output current, I ₁ , I ₂ , of the differential transistor pair circuit 200 to the incremental change in the input voltage, V _IN , when the bias current, I ₀ , is kept constant.

When the two transistors 210-1, 210-2 in each differential transistor pair circuit 200, the incremental transconductance, g _m , of the differential transistor pair circuit 200 can be expressed as follows: ##EQU1##

As shown in FIG. 4, the transconductance characteristic, g _m , 400 is a symmetric function of V _in . The shape of the transconductance characteristic, g _m , 400 strongly depends on the voltage-current (V-I) characteristic of the transistors 210-1, 210-2 in each differential transistor pair circuit 200. The present invention recognizes, however, that the area under the transconductance characteristic, g _m , 400 is completely independent of the device characteristics. The area under the transconductance characteristic, g _m , 400 equals the absolute change of the output current, I ₁ , I ₂ .

As shown in FIG. 3, the absolute change of the output current, I ₁ , I ₂ , is equal to the bias or tail current, I ₀ . Thus, the following expression holds: ##EQU2##

The symmetry of the transconductance characteristic, g _m , 400 and the constancy of the area under the transconductance characteristic, g _m , 400 are the two properties exploited by the present invention.

First, consider a hypothetical multiple differential pair circuit 100 consisting of an infinite number of differential transistor pair circuits 200. FIG. 5 illustrates the transconductance, gm _mdp , of a multiple differential pair circuit 100 as a sum of identical Δ-spaced gm _dp functions. As shown in FIG. 5, the transconductance function, g _m , of such a circuit is the sum of the infinitely many identical Δ-spaced gm _dp functions. In other words, ##EQU3##

The transconductance, g _m , is clearly an even periodic function of V _in (with a period of Δ). Thus, the transconductance, g _m , can be written in the form: ##EQU4##

where all a _k coefficients have dimensions A/V and ##EQU5##

Thus, a ₀ determines the average value of gm _mdp , while all higher-order coefficients (a _k , k≥1) determine its ripple.

The periodicity allows only the behavior of gm _mdp to be considered only in the region ##EQU6##

FIG. 6 illustrates the transconductance, gm _mdp , of a multiple differential pair circuit 100 in a Δ region as a "sliced and overlaid" gm _dp function. In other words, as shown in FIG. 6, the gm _mdp in the region ##EQU7##

can be viewed as a result of slicing a single gm _dp function into Δ-pieces and overlaying them on top of each other. Thus, the area under the gm _mdp in the region ##EQU8##

equals the total area under a single gm _dp curve. ##EQU9##

Using equation 5, it can be shown that a ₀ is given by: ##EQU10##

Thus, a ₀ depends only on the biasing (I ₀ and Δ) and not on the voltage-current (V-I) characteristic of the utilized transistors. High linearity (small R(V _in )) can be achieved by proper selection of the offset voltage, Δ.

If it is assumed that the offset voltage, Δ, is selected such that ##EQU11##

is much smaller than 1, then the following is true: ##EQU12##

Equation 7 shows that as a multiple differential pair circuit 100 is being linearized, the effective transconductance, g _m , becomes (i) linearly dependent on bias current, and (ii) insensitive to the voltage-current (V-I) characteristics of the utilized devices 210. In addition, equation 7 suggests that the transconductance, g _m , can be made nearly temperature, supply and process independent by making I ₀ and Δ temperature, supply and process independent. This task can be accomplished in any technology using well-known band-gap-based bias techniques.

The transconductance, g _m , of a multiple differential pair circuit 100 employing a finite number of differential transistor pair circuits 200 has three different regions, namely, a middle region and two end regions. The middle region is the range of input voltages V _in for which the following holds: ##EQU13##

Therefore, in the middle region, the operation and the properties of the finite-pair circuit 100 are identical to those of the infinite-pair circuit 100, discussed above. Depending on (i) the number of pairs used in the multiple differential pair circuit 100, (ii) the selected technology and (iii) the offset voltage, Δ, the middle region may or may not exist.

The effect of having a finite number of transistor pairs 200 in the multiple differential pair circuit 100 is observed in the end regions. In the end regions, ##EQU14##

and gm _mdp has a value that is smaller than the nominal (and desired) I ₀ /Δ. The end regions of a bipolar circuit do not change with I ₀ while those of MOS circuits grow with I ₀ . This difference is the direct consequence of the fact that the spread of gm _dp of a bipolar differential transistor pair circuit 200 does not change with I ₀ while the spread of the gm_dp of a MOS differential transistor pair circuit 200 increases with I ₀ ² .

FIG. 7 illustrates the transconductance characteristic, g _m , 700 of an equidistant-offset multiple differential pair circuit implemented in MOS technology. As shown in FIG. 7, the increase of the end regions, such as the end regions 710, 730, in MOS multiple differential pair circuits 100 causes a decrease of the available mid-region 720. Nevertheless, multiple differential pair circuit 100 implemented in MOS technology, can provide reasonable input linear range and a decade of linear-with-current tuning.

It is to be understood that the embodiments and variations shown and described herein are merely illustrative of the principles of this invention and that various modifications may be implemented by those skilled in the art without departing from the scope and spirit of the invention.

Freddy Vallenilla CAF