La clase bipolar AB dobló el amplificador operacional del cascode para los usos de alta velocidad

Download PDF

Descripción:

CAMPO TÉCNICO DE LA INVENCIÓN

Esta invención se relaciona con los amplificadores y particularmente, los amplificadores operacionales incluyendo los amplificadores del AB de la clase.

FONDO DE LA INVENCIÓN

Los amplificadores operacionales de alta velocidad ("de Op. Sys.-amperios") que es capaz de señales el aceptar, el amplificar y el hacer salir con la distorsión o el ruido mínima causado por el amplificador sí mismo, son deseables en circuitos análogos. Hay diverso de Op. Sys.-amparchitectures que es conveniente para los usos de alta velocidad en circuitos análogos. Las dos topologías principales del circuito para la regeneración de Op. Sys.-amperios del voltaje son el cascode doblado de Op. Sys.-amperio y la clase AB de Op. Sys.-amperio. El cascode doblado de Op. Sys.-amperio ofrece de poco ruido, el lowdistortion, el alto aumento, la anchura de banda amplia y el buen funcionamiento de la C.C., pero el funcionamiento pobre de la tarifa de ciénaga. La clase AB de Op. Sys.-amperio ofrece funcionamiento mejorado de la tarifa de ciénaga pero ruido pobre y funcionamiento de la C.C.

Se desea un de Op. Sys.-amperio mejorado que conserve las ventajas de estas configuraciones y supere las desventajas.

RESUMEN DE LA INVENCIÓN

La actual invención alcanza ventajas técnicas como cascode doblado de Op. Sys.-amperio usando un comparador del coseno hiperbólico ("cosh") para predisponer de los transistores, así transformando la relación de la corriente de salida con respecto al differentialvoltage entrado de una función hiperbólica de la tangente ("tanh") a una función del seno hiperbólico ("sinh"). De este modo, el cascode doblado de Op. Sys.-amperio tiene características de la tarifa de ciénaga similares a una clase AB de Op. Sys.-amperio pero con la distorsión de poco ruido, baja y un DCperformance mejor. La transformación hace el cascode doblado convencional de Op. Sys.-amperio muy rápidamente sin afectar sus parámetros deseables de la distorsión de poco ruido, baja, del alto aumento, de la anchura de banda amplia y del buen funcionamiento de la C.C.

BREVE DESCRIPCIÓN DE LOS DIBUJOS

HIGO. 1 es un diagrama esquemático de un primer circuito operacional convencional del amplificador configurado como cascode doblado;

HIGO. 2 es un diagrama esquemático que demuestra fluir actual positivo en el primer circuito operacional convencional del amplificador del HIGO. 1;

HIGO. 3 es un diagrama esquemático que demuestra fluir actual negativo en el primer circuito operacional convencional del amplificador del HIGO. 1;

HIGO. 4 es un diagrama hiperbólico de la tangente característico del primer amplificador operacional convencional del HIGO. 1;

HIGO. 5 es un diagrama esquemático de un circuito simplificado del AB de Op. Sys.-amperio de la clase usado como etapa de la entrada para generar una salida del sinh;

HIGO. 6 es un diagrama esquemático de un circuito de comparador del coseno hiperbólico;

HIGO. 7 es un diagrama del coseno hiperbólico característico del circuito del HIGO. 6.

HIGO. 8 es un diagrama esquemático de la actual invención; y

HIGO. 9 es un diagrama del seno hiperbólico de la relación de la corriente de salida con respecto a entrada diferenciada del voltaje;

DESCRIPCIÓN DETALLADA DE DOS AMPLIFICADORES CONVENCIONALES

HIGO. 1 es un diagrama esquemático de un amplificador doblado convencional del cascode. El amplificador doblado del cascode es caracterizado por cuatro transistores dispuestos por el que los colectores de los dos transistores entrados del amplificador diferenciado de la etapa se junten directamente a los emisores de los otros dos transistores, y la salida se toma del colector de uno del segundo sistema de transistores.

Específicamente, el primer amplificador operacional convencional 100, configurado como cascode doblado según las indicaciones de HIGO. 1, se abarca transistores diferenciados 103 ("Q.sub.3") y 104 de la base común de los transistores 101 ("Q.sub.1") y 102 del par de los dos ("Q.sub.2"), ("Q.sub.4"), de un espejo actual 105, tres fuentes actuales 106 ("I.sub.1"), 107 ("I.sub.2") y 108 ("I.sub.3"), un condensador 109 ("C.sub.c" de la remuneración), y un almacenador intermediario 110. Según lo visto en las figs.as. 2 y 3, durante una condición grande de la señal, currentI.sub.c, que es de carga o que descarga del condensador C.sub.c 105, vendrán de I.sub.3 - I.sub.Q2 o I.sub.2 - I.sub.Q1, (si se asume ese I.sub.1, I.sub.2 e I.sub.3 son iguales). Por ejemplo, si el transistor Q.sub.1, 101 está encendido y el transistor Q.sub.2 102is apagado durante una señal transitoria grande, toda la corriente en la fuente actual I.sub.2 107 atravesará el transistor Q.sub.1 101. Esto dará vuelta apagado al transistor Q.sub.3 103 que no deja ninguna corriente a través del espejo actual 105. Desde isoff del transistor Q.sub.2 102, toda la corriente que sale de la fuente actual I.sub.3 108 tendrá que fluir al condensador C.sub.c 109 porque es actual refleje 105 no tiene corriente como el transistor Q.sub.3 103 está apagado. Semejantemente, como puede ser visto en HIGO. 3, cuando transistorQ.sub.1 101 está apagado y el transistor Q.sub.2 102 está encendido, toda la corriente de I.sub.3 108 atravesarán el transistor Q.sub.2 102 que da vuelta apagado al transistor Q.sub.4 104. Puesto que el transistor Q.sub.1 101 está apagado, toda la corriente del transistor Q.sub.3 103 del flowthrough de la voluntad I.sub.2 y en el espejo actual 105, descargando el condensador C.sub.c 109. La limitación de la tarifa de ciénaga es debido a las fuentes actuales I.sub.1 106, a I.sub.2 107, y a I.sub.3 108 porque estas fuentes actuales pueden proporcionar solamente una corriente máxima del amountof en transiciones de señal.

Por la definición, la tarifa de ciénaga es el índice del cambio del voltaje de la salida del circuito con respecto al tiempo en que una señal del paso se aplica al circuito. La ecuación 1 describe el índice de ciénaga del circuito en HIGO. 1 como sigue: ##EQU1##

donde está tarifa el SR de ciénaga, C.sub.c es el valor del condensador 109 de la remuneración e I.sub.c, es la corriente de salida del cascode doblado de Op. Sys.-amperio. Si el circuito demostrado en HIGO. 1 se asume para ser un amplificador de dos postes con un margen of45.degree de la fase., el condensador C.sub.c de la remuneración puede ser definido como sigue: ##EQU2##

donde está la frecuencia f en el aumento de la unidad para un margen de la fase de 45.degree. y g.sub.m es la transconductancia. La transconductancia se puede definir en términos de parámetros del transistor con la asunción de una operación pequeña de la señal como sigue: ##EQU3##

donde está el voltaje V.sub.T termal de un transistor y de un I.sub.c bipolares, es la corriente de salida del cascode doblado de Op. Sys.-amperio. I.sub.c de aumento en la ecuación 3 significará que la transconductancia aumentará, que alternadamente aumentará therequired valor de C.sub.c, a la anchura de banda de la subsistencia constante por la misma cantidad. Convencionalmente, aumentar la tarifa de ciénaga, el único parámetro que puede ser ajustado es la transconductancia usando la degeneración del emisor en los transistores Q.sub.1 101 y Q.sub.2 102. Esto daría lugar a una transconductancia más baja, que traduce a un valor más pequeño de C.sub.c para la misma anchura de banda e I.sub.c. La degeneración Q.sub.1 101 y Q.sub.2 102 aumentará la tarifa de ciénaga pero también disminuirá el aumento del lazo abierto de más theamplifier (A.sub.vo =g.sub.m *R.sub.out), donde está aumento A.sub.vo del voltaje del lazo abierto, y también aumentará ruido.

La corriente de salida del cascode doblado de Op. Sys.-amperio del HIGO. 1 es dado por el siguiente: ##EQU4##

donde está el voltaje V.sub.d diferenciado entre "IN_NEG" de los nodos 111 ("IN_POS") y 112 () e I.sub.1 es la corriente de la cola. La ecuación 4 descuida los errores debido a .beta. y voltaje temprano. Según lo visto en el diagrama de la ecuación 4 según las indicaciones de HIGO. 4, I.sub.c thecurrent tiene una cuesta linear en una gama pequeña de V.sub.d. Esta parte linear del diagrama proporciona la transconductancia pequeña de la señal que fija el aumento del lazo abierto del amplificador. Cuando V.sub.d aumenta, el I.sub.c, los acercamientos y el becomestangent actuales a I.sub.1. Esto ilustra la limitación en índice de ciénaga de un cascode doblado de Op. Sys.-amperio. Es decir, hay solamente una cantidad máxima de corriente disponible para cargar C.sub.c, en una transición de señal del paso. Debe ser observado que el modelo pequeño de la señal del transistor y por lo tanto, la ecuación 3, es no más válido cuando V.sub.d está fuera de la parte linear del diagrama.

Según lo observado, una desventaja del cascode doblado de Op. Sys.-amperio 100 es funcionamiento pobre de la tarifa de ciénaga porque un cascode doblado de Op. Sys.-amperio se predispone en modo de la clase A. Como tal, la corriente disponible cargar el condensador de la remuneración durante transiciones de señal islimited a las corrientes que predisponían de la topología. Así, la tarifa de ciénaga en un cascode doblado es directamente proporcional a la corriente de salida del de Op. Sys.-amperio.

Como puede ser visto en HIGO. 4, la relación de la corriente de salida con respecto al voltaje diferenciado del circuito doblado 100 del cascode del HIGO. 1 tiene a tanh-como la función. Según lo observado del diagrama, cuanto más grande es el voltaje de entrada diferenciada, la corriente de salida de los closerits consigue al valor absoluto de la corriente que predispone. Esta corriente carga el condensador de la remuneración. Porque la corriente de carga es limitada, la tarifa de ciénaga también será limitada, haciendo esto una limitación de primer orden en un foldedcascode regular de Op. Sys.-amperio.

Una solución convencional empleada para superar el problema de la tarifa de ciénaga es utilizar una clase AB de Op. Sys.-amperio en vez de un cascode doblado de Op. Sys.-amperio. HIGO. 5 es un diagrama esquemático de la topología simplificada 500 del circuito del AB de la clase usada como la etapa de la entrada en un de Op. Sys.-amperio. Unlikethe dobló el cascode, el circuito del HIGO. 5 proporciona teóricamente la corriente ilimitada para cargar el condensador de la remuneración. Las dos desventajas primarias a la topología simplificada del AB de la clase son ruido pobre y funcionamiento de la C.C. Funcionamiento pobre del ruido isinherent en esta topología porque tiene más transistores en su entrada. El funcionamiento de la C.C. tal como CMRR y el voltaje compensado de la entrada son también degradado debido a la naturaleza de la topología. Mejorar funcionamiento de la C.C. en el modo del AB de la clase depende sobre todo onmatching los transistores del npn y los transistores del pnp en casi cada parámetro.

DESCRIPCIÓN DETALLADA DE LA ACTUAL INVENCIÓN

La actual invención supera las desventajas del cascode doblado separado y las configuraciones del AB de la clase como de Op. Sys.-amperio combinado demostrado en 800 en HIGO. 8. Específicamente, la actual invención hace ventajoso las fuentes actuales I.sub.1, I.sub.2, e I.sub.3 demostrado en HIGO. 1 una función del voltaje diferenciado V.sub.d tales que cuando el valor absoluto de V.sub.d aumenta, hace tan las fuentes actuales I.sub.1, I.sub.2 e I.sub.3. Idealmente, esta solución proporciona tarifa de ciénaga infinita, y el lowerdistortion, en un cascode doblado de Op. Sys.-amperio sin cambiar su transconductancia small-signal g.sub.m y anchura de banda small-signal. Además, esta solución afecta solamente el comportamiento del circuito en su porción no linear. Matemáticamente, una función del tanh del ofa de la multiplicación por una función del cosh superará las desventajas pobres de la tarifa de ciénaga del cascode doblado convencional de Op. Sys.-amperio, y realiza una función del seno hiperbólico (sinh). Según lo visto en HIGO. 9, cuanto más alto es el voltaje diferenciado, más alto es el outputcurrent. La tarifa de ciénaga es no más una primera limitación pero una segunda orden una de la orden determinadas por parasitics de proceso.

HIGO. 6 es un diagrama esquemático de un circuito 600 que realice a cosh-como la función. Este circuito 600 compara los voltajes de entrada de una señal de entrada en cada uno de sus nodos de la entrada y proporciona la corriente que predispone adicional solamente en los bordes el caer y de levantamiento de la señal de entrada. Cuando la diferencia del voltaje entre los nodos de la entrada es cero, el circuito 600 hará salir un valor actual constante que sea dos veces el de I.sub.bias 151, 152, 153 y 154 según lo considerado en HIGO. 7. Para poner la actual invención en ejecución, thecircuit 600, correspondiendo al circuito 801 en HIGO. 8, se junta a la clase AB de Op. Sys.-amperio 802 según las indicaciones de HIGO. 8. Los dos circuitos se juntan en el colector del transistor 130 y el colector del transistor 132.

Referir al HIGO. 6, las corrientes de salida I.sub.out.sub. .sub. -- .sub.sourcing e I.sub.out.sub. .sub. -- .sub.sinking con respecto al voltaje diferenciado (V.sub.d) en la elasticidad del circuito las aproximaciones matemáticas siguientes: ##EQU5##

donde están corrientes I.sub.c125, I.sub.c126, I.sub.c127 e I.sub.c128 de colector de los transistores 125, 126, 127 y 128, respectivamente, y R es el valor del resistor que controla la cantidad de corriente en transiciones de señal.

Para combinar las ecuaciones 4, 5 y 6 arriba, las ecuaciones 5 y 6 se deben poner en términos de I.sub.1 actual que predispone (designado la corriente de la cola en la ecuación 4): ##EQU6##

donde está I.sub.bias según las indicaciones de HIGO. 6. Combinando las ecuaciones 5, 6, 7, da lugar a las ecuaciones 8 y 9 como sigue: ##EQU7##

donde I.sub.out.sub. .sub. -- .sub.sourcing, I.sub.out.sub. .sub. -- .sub.sinking, V.sub.d, I.sub.c127, I.sub.c128, R, V.sub.T, I.sub.c125 e I.sub.c126 se hacen referente a HIGO. 6 e I.sub.1 es la corriente de la cola referida a la ecuación 4. Las ecuaciones 8 y 9 son substancialmente iguales, la única diferencia que es que una corriente de las fuentes mientras que la otra hunde la corriente. El análisis siguiente se basa en la ecuación 9 porque la ecuación 8 complementa simplemente la dinámica del ofEquation doblado 9 del cascode. Según lo observado en el diagrama del HIGO. 7, la corriente de salida aumenta cuando V.sub.d va positivo o negativa pero cuando V.sub.d es cero, I.sub.out es dos veces que I.sub.bias que hacen el circuito funcionan en modo del AB de la clase.

La ecuación 9 se puede combinar con la ecuación 4 como sigue: ##EQU8##

La ecuación 10 se puede aproximar numéricamente a a sinh-como la función según lo considerado en el diagrama del HIGO. 9. Como puede ser visto de la ecuación 10 y del HIGO. 9, la cuesta del gráfico en su parte linear está iguales que en HIGO. 4. Esto significa que el signaltransconductance pequeño es igual para ambos circuitos. La diferencia significativa, está ventajoso ésa en HIGO. 9 la corriente no se limita a la cola I.sub.1 actual cuando el cascode doblado está funcionando fuera de su región linear. Ventajoso, currentincreases infinitamente como aumentos de V.sub.d.

La invención del presente junta el circuito de comparador del cosh 600 del HIGO. 6 al cascode doblado de Op. Sys.-amperio 100 del HIGO. 1. Esta combinación da lugar ventajoso a la clase AB predispuesta, cascode doblado de Op. Sys.-amperio 800, demostrado en HIGO. 8. Como puede ser visto en el circuito 800 del HIGO. 8, un condensador ("C.sub.gm") 171 se agrega al circuito. Esto da lugar ventajoso a un funcionamiento mejor de la tarifa de ciénaga en los de alta frecuencia. I.sub.c actual, disponible cargar C.sub.c 172, tiene una trayectoria simétrica el evitar de anydelays o de asimetrías en la respuesta transitoria del circuito.

Específicamente, el circuito 800 del HIGO. 8, abarca cuatro 162 y 163, diecisiete 123, 124, 125, 126, 127, 128, 129, 130, 131, 132, 133, 134, 135, 136, y 137, un espejos actuales entrados 181 de los transistores 121, 122 de los nodos 160, 161, cuatro sources151 actuales, 152, 153 y 154, dos resistores 170 de los condensadores 171 y 172, un, una fuente 180 del voltaje de polarización, un primer carril 200 de la fuente del voltaje, un segundo carril 201 de la fuente del voltaje, una referencia de tierra, y un circuito 190 del almacenador intermediario de la salida.

El comparador del cosh de la primera etapa abarca doce transistores 121, 122, 123, 124, 125, 126, 127, 128, 129, 130, 131 y 132, el condensador 171, las fuentes actuales 151, 152, 153 y 154 del resistor 170 y cuatro.

Una señal se aplica a los cuatro nodos entrados, la señal de entrada positiva que es aplicada a los nodos 160 y 162 y la señal de la entrada de entrada negativa que es aplicada a los nodos 161 y 163 de la entrada. El nodo 160 de la entrada se junta a las bases de los primeros transistores 121 y 122 del andsecond. El emisor del primer transistor 121 se junta a la base del séptimo transistor 127 y se junta al primer terminal de la fuente actual 151. El segundo terminal de la fuente actual 151 se junta al carril 200 de la fuente del firstvoltage. El colector del segundo transistor 122 también se junta al primer carril 200 de la fuente del voltaje. El emisor del segundo transistor 122 se junta a la base del quinto transistor 125. El primer terminal de source153 actual también se junta al emisor del segundo transistor 122. El segundo terminal de la fuente actual 153 se junta al segundo carril 201 de la fuente del voltaje. El colector del primer transistor 121 se junta al segundo carril 201 de la fuente del voltaje.

El colector del séptimo transistor 127 se junta al colector del octavo transistor 128. El colector del noveno transistor 129 se junta a los colectores del séptimo transistor 128 del transistor 127 y octavos y es alsocoupled a la base del noveno transistor 129. El emisor del noveno transistor 129 se junta al primer carril 200 de la fuente del voltaje. El emisor del séptimo transistor 127 se junta al primer terminal del resistor 170 ("R.sub.gm") y del isalso juntado al primer terminal del condensador 171 ("C.sub.gm"). El emisor del quinto transistor 125 también se junta al primer terminal de C.sub.gm 171. El segundo terminal de R.sub.gm 170 se junta al emisor del octavo transistor128. El segundo terminal de C.sub.gm 171 también se junta al segundo terminal de R.sub.gm 170.

El emisor del sexto transistor 126 se junta al segundo terminal de C.sub.gm 171. El colector del sexto transistor 126 se junta al colector del quinto transistor 125, y los colectores del sexto transistor 125 del andfifth del transistor 126 se juntan al colector del undécimo transistor 131. La base del undécimo transistor 131 también se junta al colector del undécimo transistor 131. El emisor del undécimo transistor 131 se junta al carril 201 de la fuente del voltaje del thesecond.

El primer terminal de la fuente actual 154 se junta a la base del sexto transistor 126 y también se junta al emisor del tercer transistor 123. El segundo terminal de la fuente actual 154 se junta a la segunda fuente rail201 del voltaje. El colector del tercer transistor 123 se junta al primer carril 200 de la fuente del voltaje. La base del tercer transistor 123 se junta a la base del cuarto transistor 124 que se junta al nodo negativo 161 de la entrada.

El emisor del cuarto transistor 124 se junta a la base del octavo transistor 128 y también se junta a un primer terminal de la fuente actual 152. El segundo terminal de la fuente actual 152 se junta a la primera fuente rail200 del voltaje. El colector del cuarto transistor 124 se junta al segundo carril 201 de la fuente del voltaje.

La base del noveno transistor 129 se junta a la base del décimo transistor 130. El emisor del décimo transistor 130 se junta al primer carril 200 de la fuente del voltaje. La base del undécimo transistor 131 se junta a la base del twelfth transistor 132. El emisor del twelfth transistor 132 se junta al segundo carril 201 de la fuente del voltaje.

La etapa doblada del cascode segundo abarca cinco transistores 133, 134, 135, 136 y 137, fuente diagonal 180 del voltaje, el espejo actual 181, el condensador 172 ("C.sub.c" de la remuneración) y el almacenador intermediario 190 de la salida. El colector del twelfth transistor 132 iscoupled al emisor del décimotercer transistor 133 y al emisor del catorceno transistor 134. El segundo nodo positivo 162 de la entrada se junta a la base del décimotercer transistor 133. El segundo nodo negativo 163 de la entrada se junta al thebase del catorceno transistor 134. El colector del décimotercer transistor 133 se junta al colector del décimo transistor 130. El colector del catorceno transistor 134 se junta al colector del decimoséptimo transistor 137. La base del décimo transistor 130 se junta a la base del decimoséptimo transistor 137. El emisor del decimoséptimo transistor 137 se junta al primer carril 200 de la fuente del voltaje. El emisor del décimo quinto transistor 135 se junta al thecollector del décimo transistor 130. La base del décimo quinto transistor 135 se junta a la base del décimosexto transistor 136. El emisor del décimosexto transistor 136 se junta al colector del decimoséptimo transistor 137. Thecollector del décimo quinto transistor 135 se junta a un primer terminal de salida del espejo actual 181 y el colector del décimosexto transistor 136 se junta a un segundo terminal de salida del espejo actual 181. El tercer terminal del espejo thecurrent se junta al segundo carril 201 de la fuente del voltaje. La base del décimo quinto transistor 135 y la base del décimosexto transistor 136 se juntan al terminal positivo de la fuente 180 del voltaje de polarización. El terminal negativo de la fuente 180 del biasvoltage se junta a una referencia de tierra.

I.sub.c fluye del nodo que conecta el colector del décimosexto transistor 136 y del segundo terminal actual del espejo en la entrada del almacenador intermediario 190. C.sub.c 172 se junta a la entrada del almacenador intermediario 190 y al segundo terminal de C.sub.c 172is juntado a la referencia de tierra. En funcionamiento, la corriente está extraordinariamente disponible para cargar el condensador C.sub.c 172 durante una transición del voltaje durante la operación no linear, haciendo la tarifa de ciénaga más alta mientras que mantiene la distorsión baja del cascode doblado. Ventajoso, la tarifa de ciénaga es más alta sin afectar la transconductancia pequeña de la señal (g.sub.m) del cascode doblado o el valor de C.sub.c 172. Un terminal de salida 191 se junta a la salida del almacenador intermediario 190.

Los transistores 121, 124, 125, 126, 129, 130, 135, 136, y 137 abarcan los transistores del pnp. Los transistores 122, 123, 127, 128, 131, 132, 133 y 134 abarcan los transistores del npn.

El uso del comparador del cosh de predisponer los transistores transforma la relación de la corriente de salida con respecto al voltaje diferenciado entrado de una relación del tanh a una relación del sinh. Esta topología proporciona el aumento mejorado 802with doblado del lazo abierto de de Op. Sys.-amperio del cascode, la anchura de banda, el margen de la fase y el CMRR, y el ruido compensado del voltaje de la entrada baja y del voltaje de entrada. La topología es conveniente para el uso en circuitos análogos de alta velocidad.

Freddy Vallenilla CAF