El cascodo
Es de dos amplificador etapa compone de un amplificador de transconductancia seguido de un buffer actual. Compared to a single amplifier stage, this combination may have one or more of the following advantages: higher input-output isolation, higher input impedance , higher output impedance , higher gain or higher bandwidth . En comparación con un amplificador individual, esta combinación puede tener uno o más de las siguientes ventajas: el aislamiento de los insumos de producción, la impedancia superior de entrada, impedancia de salida más alto, mayor ganancia o mayor ancho de banda. In modern circuits, the cascode is often constructed from two transistors ( BJTs or FETs ), with one operating as a common emitter or common source and the other as a common base or common gate . En los circuitos modernos, el cascodo a menudo se construye a partir de dos transistores (BJT o FET), con un funcionamiento como un emisor común o de origen común y el otro como una base común o de puerta común. The cascode improves input-output isolation (or reverse transmission) as there is no direct coupling from the output to input. El cascodo mejora el ingreso de aislamiento de salida (o la transmisión inversa) ya que no hay conexión directa desde la salida a la entrada. This eliminates the Miller effect and thus contributes to a much higher bandwidth. Esto elimina el efecto Miller y contribuye así a un ancho de banda mucho mayor.
Funcionamiento
Figure 1 shows an example of cascode amplifier with a common source amplifier as input stage driven by signal source V in . La figura 1 muestra un ejemplo de amplificador de cascode con un amplificador de fuente común, como etapa de entrada impulsada por fuente de la señal en V. This input stage drives a common gate amplifier as output stage, with output signal V out . Esta etapa de entrada conduce un amplificador de entrada común, como etapa de salida, con la señal de salida V out.
The major advantage of this circuit arrangement stems from the placement of the upper Field Effect Transistor (FET) as the load of the input (lower) FET's output terminal (drain). La principal ventaja de esta disposición del circuito se deriva de la colocación de la parte superior del transistor de efecto de campo (FET), como la carga de la entrada (inferior) terminal de salida de FET (drenaje). Because at operating frequencies the upper FET's gate is effectively grounded, the upper FET's source voltage (and therefore the input transistor's drain) is held at nearly constant voltage during operation. Debido a que en las frecuencias de funcionamiento puerta de la FET superior es efectivamente a tierra, voltaje de la fuente de la FET superior (y por lo tanto la fuga de transistor de entrada) es celebrada en tensión casi constante durante la operación. In other words, the upper FET exhibits a low input resistance to the lower FET, making the voltage gain of the lower FET very small, which dramatically reduces the Miller feedback capacitance from the lower FET's drain to gate. En otras palabras, la FET superior presenta una baja resistencia de entrada a la parte inferior del FET, haciendo que la ganancia de tensión de la parte inferior del FET muy pequeña, lo que reduce drásticamente la capacidad de retroalimentación Miller de la fuga de la parte inferior de FET a puerta. This loss of voltage gain is recovered by the upper FET. Esta pérdida de ganancia de voltaje es recuperado por la FET superior. Thus, the upper transistor permits the lower FET to operate with minimum negative (Miller) feedback, improving its bandwidth. Por lo tanto, el transistor permite a la parte superior de la FET inferior a operar con un mínimo negativo (feedback Miller), la mejora de su ancho de banda.
The upper FET gate is electrically grounded, so charge and discharge of stray capacitance C dg between drain and gate is simply through R D and the output load (say R out ), and the frequency response is affected only for frequencies above the associated RC time constant : τ = C dg R D //R out , namely f = 1/(2πτ) , a rather high frequency because C dg is small. La puerta de la FET superior es eléctricamente a tierra, de modo que la carga y descarga de la capacitancia parásita C DG entre el drenaje y la puerta es simplemente a través de I D y la carga de salida (por ejemplo R out), y la respuesta de frecuencia se ve afectado sólo para frecuencias por encima del tiempo RC asociados constante: τ = C DG R D / / R a cabo, es decir, f = 1 / (2πτ), una frecuencia bastante alta debido a la DG C es pequeña. That is, the upper FET gate does not suffer from Miller amplification of C dg . Es decir, la puerta de FET superior no sufre de amplificación de Miller, de la DG C.
If the upper FET stage were operated alone using its source as input node (ie common-gate (CG) configuration), it would have good voltage gain and wide bandwidth. Si la etapa superior del FET fueron operados utilizando sólo su fuente como nodo de entrada (es decir, de compuerta común (CG) de configuración), habría una buena ganancia de voltaje y gran ancho de banda. However, its low input impedance would limit its usefulness to very low impedance voltage drivers. Sin embargo, su baja impedancia de entrada que limitan su utilidad a los conductores de tensión muy baja impedancia. Adding the lower FET results in a high input impedance, allowing the cascode stage to be driven by a high impedance source. Sumando los resultados más bajos en un FET de alta impedancia de entrada, permitiendo que la etapa de cascodo para ser manejado por una fuente de alta impedancia.
If one were to replace the upper FET with a typical inductive/resistive load, and take the output from the input transistor's drain (ie a common-emitter (CE) configuration), the CE configuration would offer the same input impedance as the cascode, but the cascode configuration would offer a potentially greater gain and much greater bandwidth. Si hubiera que reemplazar a la FET superior con una carga resistiva típica inductivo /, y tomar la salida del drenaje en el transistor de entrada (es decir, un emisor común (CE) de configuración), la configuración CE ofrecerá la impedancia de entrada igual que el cascodo, pero la configuración cascodo ofrecería una ganancia potencialmente mayor y el ancho de banda mucho mayor.
Rooselvet Ramirez EES
Figure 1: N-channel cascode amplifier with resistive load (neglecting biasing details) Figura 1: N-canal amplificador cascode con carga resistiva (descuidar detalles de polarización)
The major advantage of this circuit arrangement stems from the placement of the upper Field Effect Transistor (FET) as the load of the input (lower) FET's output terminal (drain). La principal ventaja de esta disposición del circuito se deriva de la colocación de la parte superior del transistor de efecto de campo (FET), como la carga de la entrada (inferior) terminal de salida de FET (drenaje). Because at operating frequencies the upper FET's gate is effectively grounded, the upper FET's source voltage (and therefore the input transistor's drain) is held at nearly constant voltage during operation. Debido a que en las frecuencias de funcionamiento puerta de la FET superior es efectivamente a tierra, voltaje de la fuente de la FET superior (y por lo tanto la fuga de transistor de entrada) es celebrada en tensión casi constante durante la operación. In other words, the upper FET exhibits a low input resistance to the lower FET, making the voltage gain of the lower FET very small, which dramatically reduces the Miller feedback capacitance from the lower FET's drain to gate. En otras palabras, la FET superior presenta una baja resistencia de entrada a la parte inferior del FET, haciendo que la ganancia de tensión de la parte inferior del FET muy pequeña, lo que reduce drásticamente la capacidad de retroalimentación Miller de la fuga de la parte inferior de FET a puerta. This loss of voltage gain is recovered by the upper FET. Esta pérdida de ganancia de voltaje es recuperado por la FET superior. Thus, the upper transistor permits the lower FET to operate with minimum negative (Miller) feedback, improving its bandwidth. Por lo tanto, el transistor permite a la parte superior de la FET inferior a operar con un mínimo negativo (feedback Miller), la mejora de su ancho de banda.
The upper FET gate is electrically grounded, so charge and discharge of stray capacitance C dg between drain and gate is simply through R D and the output load (say R out ), and the frequency response is affected only for frequencies above the associated RC time constant : τ = C dg R D //R out , namely f = 1/(2πτ) , a rather high frequency because C dg is small. La puerta de la FET superior es eléctricamente a tierra, de modo que la carga y descarga de la capacitancia parásita C DG entre el drenaje y la puerta es simplemente a través de I D y la carga de salida (por ejemplo R out), y la respuesta de frecuencia se ve afectado sólo para frecuencias por encima del tiempo RC asociados constante: τ = C DG R D / / R a cabo, es decir, f = 1 / (2πτ), una frecuencia bastante alta debido a la DG C es pequeña. That is, the upper FET gate does not suffer from Miller amplification of C dg . Es decir, la puerta de FET superior no sufre de amplificación de Miller, de la DG C.
If the upper FET stage were operated alone using its source as input node (ie common-gate (CG) configuration), it would have good voltage gain and wide bandwidth. Si la etapa superior del FET fueron operados utilizando sólo su fuente como nodo de entrada (es decir, de compuerta común (CG) de configuración), habría una buena ganancia de voltaje y gran ancho de banda. However, its low input impedance would limit its usefulness to very low impedance voltage drivers. Sin embargo, su baja impedancia de entrada que limitan su utilidad a los conductores de tensión muy baja impedancia. Adding the lower FET results in a high input impedance, allowing the cascode stage to be driven by a high impedance source. Sumando los resultados más bajos en un FET de alta impedancia de entrada, permitiendo que la etapa de cascodo para ser manejado por una fuente de alta impedancia.
If one were to replace the upper FET with a typical inductive/resistive load, and take the output from the input transistor's drain (ie a common-emitter (CE) configuration), the CE configuration would offer the same input impedance as the cascode, but the cascode configuration would offer a potentially greater gain and much greater bandwidth. Si hubiera que reemplazar a la FET superior con una carga resistiva típica inductivo /, y tomar la salida del drenaje en el transistor de entrada (es decir, un emisor común (CE) de configuración), la configuración CE ofrecerá la impedancia de entrada igual que el cascodo, pero la configuración cascodo ofrecería una ganancia potencialmente mayor y el ancho de banda mucho mayor.
Rooselvet Ramirez EES
No hay comentarios:
Publicar un comentario